許多挑戰都在背板中處理，該背板管理系統中各種電路板或卡之間的大部分互連接。通過將更多電氣連接裝入相同的空間，高密度背板似乎會引發信號完整性 (SI) 問題，使一些嵌入式設計師對如何在應用程序中最好地移動這種資料流量的懷疑態度。在這裡，我們探討如何影響高密度、高速背板上的信號完整性。
信號完整性分析考量
信號完整性通常會考慮背板通道相同的參數 — 插入損失、回流損失、操作邊距、交叉聽等 — 無論通道的構成部分、系統的架構方式或預期的資料速率為何。這些參數的可接受限制是根據通訊協定/數據速率而有所不同。
在配置階段共同設計或與您的系統製造合作夥伴合作，是設計可靠的嵌入式系統的重要方面。並行開發系統的構建塊可以減少信號完整性問題，從而產生更好的返回損失，更重要的是更好的插入損失。
首先檢查連接器製造商和 PCB 製造商提供的數據，然後將其納入進行的分析中至關重要。例如，這些資料對於 PCB 堆疊和追蹤幾何參數的最佳化和分析至關重要。（圖一）
隨著數據速率的增加，在傳輸高速信號的圖層上使用的編織類型是關鍵的考慮因素。隨著需要較低對內和對間傾斜的協議的出現，纖維編織引起的傾斜可能會造成或破壞系統中某些較長的鏈接的性能。必須仔細考慮分布選擇和給定層壓材料的樹脂含量之間的妥協。長期的假設，即背板或子卡 PCB 中的痕跡周圍的介電材料幾乎都是均勻的和同向性，不僅可證明是錯誤的，而且對高數據速率傳輸通道而造成危險的。
SI 模擬考量
在佈局前和配置後階段進行模擬是必要的步驟，但如果沒有使用經過驗證的模型，您的模擬只會與這些模型中內建的假設一樣好。檢查 S 參數模型以確保被動性和因果關係，以及驗證特定層壓材料屬性的有效性只是兩個例子。
雖然人們會想考慮更簡單且通常更便宜的 SI 解決方案，但人們必須意識到 —— 就像生活中其他所有事情一樣 —— 您可以得到自己付出的價格。而且並非所有 SI 模擬和測量工具都是一樣的。「半熟」的解決方案有時可能會得到正確（即使是一天打破的時鐘也是正確的），但是積極投資於經過驗證的模擬工具、測試設備、校準和去嵌入技術可以很大程度地實現模擬和測量之間的良好關係，這是成功的 SI 方法的關鍵。
為了真正測試信號完整性，重要的是超越應用程序的範圍，並考慮最壞情況，以確保您的系統和信號在任何情況下都能維持。開發規則以僅在應用程序的某些人工限制以測試信號完整性，將不能為您提供系統真正的限制的準確圖。一個人需要考慮最壞情況的「保證金」-這種「邊距」允許數據傳輸尖峰，高於正常的系統負載，以及系統中其他元件（插入模塊，夾層卡，電源供應器等）的設計不太理想。
若要正確建模訊號路徑，配對連接器介面絕對是背板組件的性能中的重要考量。信號預算受到配接到背板的插入卡、背板本身以及用作插入卡與背板之間的接口的連接器影響。此外，這些配對連接器介面的機電性能不僅影響信號預算，而且也會影響這些連接器用於插入卡和背板上的足跡（例如墊片和防板尺寸、與腳印的區域中的軌跡路由幾何圖形等）。（圖二）
確保可靠的通訊
最終，背板還需要超越只是滿足其分配給它的信號預算，即使在最小的差距範圍內。即使是個別子組件設計，也必須使用全面的方法來處理。從插入模塊到背板的發射不良（或略為良好）的發射只會變得更糟 — 背板是端對端通道的被動元件，它不能改善信號質量，因為它會增加損失（也會增加不同類型的損失）。同樣地，邊距較差的背板設計實際上可能會導致系統故障。確保您已模擬、審查和正確測量（並後處理）與您系統相關的所有信號完整性參數，以確保在整個系統中可靠的資料傳輸。
了解更多...
