许多挑战都是在背板上处理的，背板管理着系统中各种电路板或卡之间的大部分互连。通过将更多的电气连接塞入相同的占地面积，高密度背板似乎会引发信号完整性 (SI) 问题，这使一些嵌入式设计人员对如何最好地在其应用程序中传输这种涌入的数据持怀疑态度。在这里，我们探讨了影响高密度、高速背板信号完整性的因素。
信号完整性分析注意事项
信号完整性通常考虑背板通道的相同参数——插入损耗、回波损耗、工作余量、串扰等，而不考虑信道的构建模块、系统的架构方式或预期的数据速率。这些参数的可接受限制因协议/数据速率而异。
在布局阶段共同设计或与系统制造合作伙伴合作是设计可靠的嵌入式系统的重要方面。并行开发系统的构件可以减少信号完整性问题，从而产生更好的回波损耗，更重要的是，可以产生更好的插入损耗。
必须首先对连接器制造商和印刷电路板制造商提供的数据进行审查，然后将其纳入所进行的分析中。例如，这些数据对于优化和分析 PCB 堆叠和走线几何参数至关重要。（图 1）
随着数据速率的提高，在传输高速信号的层上使用的编织类型是一个关键考虑因素。随着要求降低线内和线间偏差的协议的出现，光纤编织引起的偏斜可能会影响系统中某些较长链路的性能。必须仔细考虑铺展编织选择与给定层压板材料的树脂含量之间的折衷方案。长期以来的假设是，背板或子卡 PCB 中走线周围的介电材料几乎是同质的，并且在各个方向上都是各向同性的，这不仅明显是错误的，而且对于建立高数据速率传输信道来说也是危险的。
SI 仿真注意事项
在布局前和布局后阶段进行仿真是必要步骤，但是如果不使用经过验证的模型，您的仿真将取决于这些模型中内置的假设。审查 S 参数模型的被动性和因果关系以及验证特定层压材料属性的有效性只是两个例子。
尽管人们会倾向于考虑更简单且通常更便宜的SI解决方案，但必须意识到，与生活中的其他一切一样，你得到的是你所付出的一切。而且，并非所有的 SI 仿真和测量工具都是一样的。有时候，“半生不熟” 的解决方案可能会起到正确作用（即使是每天两次坏掉的时钟也是正确的），但是勤奋地投资于成熟的仿真工具、测试设备、校准和去嵌入技术可以大大提高仿真和测量之间的良好相关性，而这正是成功实现 SI 方法的关键。
要真正测试信号完整性，重要的是要超出应用程序的范围，考虑最坏的情况，以确保您的系统和信号在任何情况下都能正常运行。制定仅在应用程序的某些人为限制范围内测试信号完整性的规则并不能让您准确了解系统的真正局限性。需要考虑最坏情况的 “余量” ——这个 “余量” 允许数据传输激增、高于正常系统负载，以及系统中其他组件（插件模块、夹层卡、电源等）的设计不太理想。
为了正确模拟信号路径，配对的连接器接口绝对是背板组件性能的重要考虑因素。信号预算受与背板配对的插卡、背板本身以及用作插卡和背板之间接口的连接器的影响。此外，影响信号预算的不仅是这些配对连接器接口的机电性能，还会影响这些连接器在插卡和背板上的占用空间（例如焊盘和防焊盘尺寸、与封装连接区域的走线几何形状等）。（图 2）
确保可靠的通信
归根结底，即使在最小的幅度内，背板也需要超越分配给它的信号预算。即使是单个子组件的设计，也必须采用整体方法进行设计。从插件模块向背板的发射效果不佳（或略有好处）只会变得更糟——背板是端到端信道的被动元件，它无法改善信号质量，因为它会增加损耗（也有不同的损失）。同样，边距较差的背板设计实际上可能导致系统故障。确保您已经模拟、审查和正确测量（并进行了后处理）与系统相关的所有信号完整性参数，以确保在整个系统中进行可靠的数据传输。
了解更多...
